华虹半导体“带有屏蔽栅沟槽MOS的半导体器件及其制造方法”专利公布

天眼查显示，华虹半导体（无锡）有限公司“带有屏蔽栅沟槽MOS的半导体器件及其制造方法”专利公布，申请公布日为2024年7月2日，申请公布号为CN118280840A。

本申请涉及半导体集成电路制造技术领域，具体涉及一种带有屏蔽栅沟槽MOS的半导体器件及其制造方法，包括：提供半导体层；形成第一深沟槽结构和第二深沟槽结构；去除覆盖在半导体层上的其他层；通过热氧化工艺氧化第一深沟槽结构和第二深沟槽结构的内表面以及外露的半导体层上表面形成第一氧化层；沉积第一多晶硅，第一多晶硅填充满带有第一氧化层的第一深沟槽结构和第二深沟槽结构；依次刻蚀半导体层元胞区位置处的第一多晶硅的和第一氧化层，在第一深沟槽结构的上部形成第一容置空间；依照半导体层的表面形貌沉积形成硬质掩膜层；以硬质掩膜层为停止层对第三氧化层进行化学机械研磨；通过湿法刻蚀工艺去除第一容置空间中第三氧化层的上部。