芯片设计一次成功的关键：从架构阶段就开始验证

我们正处在数据大爆炸的时代。数据不仅是云端网络生活的核心动力，还能让我们深入了解公共健康、天气事件等领域。实际上，全球90%的数据是在过去两年内产生的！微处理器强大的计算能力支撑着数据存储，保障数字世界高效运转。

但随着数据环境变复杂，相关技术也跟着复杂起来。这给高性能计算（HPC）和数据中心SoC设计带来了很多挑战。为避免走弯路、错失市场机遇、承担过高的制造成本或设备故障，开发者们必须制定可靠的验证策略。

想成功设计芯片，就得在SoC架构设计初期就用上芯片验证和虚拟原型技术，并一直用到最后。接下来，让我们了解SoC验证和虚拟原型的关键知识，保证首次设计就能做出好芯片。

降低功耗，从架构开始

尽管吞吐量和性能持续提升，但这导致功耗预算不断增加。数据中心对电费极为敏感，仅为了维持系统正常运行所需的冷却，就占据了运营成本的很大一部分。由于高性能计算和数据中心均为高能耗设施，目前的趋势已从基于CISC的指令集架构（如x86）转向基于RISC的架构以及新兴的开源RISC-V架构。

然而，x86架构依然强劲，在大型HPC和数据中心客户市场中占有重要地位。正如Semiconductor Engineering所报道：“可以肯定的是，高性能计算不会仅依赖于一种处理器。RISC-V可以作为工具箱中的另一种选择。”

当前市场因这些新兴架构参与者的加入而得到扩展。趋势在于超大规模数据中心探索如何利用RISC和RISC-V架构来降低功耗，并实现更高程度的定制化。

优化芯片设计的关键：提出正确的问题

在超多核设计中，探寻各种场景以实现每瓦特性能最大化至关重要——这包括确定所需内存量、内存布局位置，以及在软件与硬件结合方面可拓展的最大限度。对于高性能计算和数据中心而言，相较于将任务外包给ASIC，自主开发芯片设计不仅有助于优化功耗、提升灵活性，还可助开发者打造独特的竞争优势。

与此同时，这些优化措施也引出了一系列定制工作负载相关的问题：

定制工作负载将如何影响子系统的内存和互连？

从架构设计到RTL层级，各层次的精确功耗、性能和吞吐量分别是多少？

缓存实现将如何与子集群、缓存一致性网络以及更大芯片内的集群相互作用

优化建模的方法对成功起着决定性作用。开发者们必须准确把握这些问题的答案，并在芯片交付前精确测量和预测所有参数，以免在芯片回来后感到意外。为满足HPC和数据中心应用的需求，开发者们必须在流片前至少对完整的RTL进行一次建模，这就要求其仿真能力具备足够的冗余空间。

验证设计的最佳路径是什么？

要进行SoC验证，就得提前开始验证流程，而不是等到设计后期。因为平衡功耗和性能提升带来了新挑战。

要做到这一点，选择合适的工具和专业技能很关键。它们能帮开发者同时优化软件和硬件，让开发者知道何时做设计上的权衡。验证工具应该陪开发者走过整个设计过程，从架构设计到软件虚拟化，再到仿真完成。

仿真系统的大小也很重要。如果开发者不能把整个HPC或数据中心的设计都仿真出来，那就风险很大了。

设计错了可能会导致性能不达标、超支功耗预算，甚至需要重头再来，代价很高。所以，开发者需要一个能够随时介入设计各个阶段、解决问题、调整优化的端到端验证和虚拟原型方案。如果设计中发现问题，开发者可以回到早期阶段去修正。越早发现问题，越好解决。

端到端的高性能计算SoC验证和虚拟原型工具

新思科技的验证和仿真工具是目前唯一能提供端到端解决方案的工具集。主要亮点如下：

架构探索领先行业。新思科技Platform Architect能早期探索和分析架构，尤其适合新HPC设计，能与最新内存和互连接口模型集成。

新思科技Virtualizer是市场上最成熟的硬件/软件设计虚拟原型工具，能让系统轻松组装，直接运行仿真就行。

新思科技ZeBu®仿真系统拥有最大的仿真容量，足以匹配快速、大型且复杂的 HPC 和数据中心应用设计。

虚拟原型、混合仿真与全仿真之间的连续性：新思科技为仿真需求提供一站式解决方案。开发者可在仿真环境中处理设计的极小部分，其余部分则置于虚拟原型中，随后依据设计进展逐步将设计迁移至仿真阶段及完整的RTL实现。

此外，新思科技汇聚行业顶尖专家，紧跟技术潮流，不断革新工具，始终走在最新技术应用的前沿。我们在丰富的生态系统中保持深厚且值得信赖的关系，并拥有长期的合作伙伴关系，以提供卓越的产品和服务。

HPC和数据中心芯片设计的未来趋势是什么？

为了满足HPC工作负载对性能和功耗的高要求，多芯片系统应运而生。相应的验证和早期架构探索解决方案也已经调整，以适应这些设计中独特的相互依赖关系。那么，如何进一步降低设计风险、平衡功耗并提升性能呢？答案是尽早启动验证流程。此外，HPC和数据中心的技术日新月异，敬请持续关注更多最新动态。