英特尔拆分晶圆制造追赶台积电，一次看完营运策略与制程路线

集微网消息，芯片大厂英特尔公布晶圆代工业务详细资讯，为拆分晶圆代工的重要关键，为独立单位，相关部门统计与核算都独立。

英特尔执行长Patrick Gelsinger 表示，2024 年英特尔的芯片制造将利用人工智能等先进技术，优化最新制程以提高利润和芯片品质。而其晶圆代工业务将改善芯片制造的关键步骤，例如芯片交付速度和测试时间，以提高利润，并赢回以前依赖第三方代工芯片制造的订单。

Patrick Gelsinger 指出，这一改变还促使英特尔将芯片制造拆分成一个名为「英特尔晶圆代工」的新独立单位，未来将独立送交美国证券交易委员会(SEC) 的财务报表，使投资者能够单独查看「英特尔晶圆代工」的生产成本和整体产品开发成本。此动作也代表英特尔在制程技术落后于台积电后，重新夺回芯片制造业领导地位的决心。

Patrick Gelsinger 指出，目前台积电正在量产3 纳米制程技术，而intel 18A 是英特尔针对台积电下一代2 纳米制程技术的竞争。目前英特尔已经收到了5 家客户的订单承诺，并为这项特定的制造技术测试了十几颗芯片。他先前曾经表示，他已将公司未来的成功赌注在intel 18A 制程技术上，英特尔2024 年也将生产第一颗intel 18A 测试芯片。

Patrick Gelsinger 强调，新的业务模式将在晶圆代工投资和产品部门之间建立联系管道，为英特尔产品设定一个公平的市场晶圆价格。英特尔晶圆代工的制程技术将藉由快速改朝换代，以重新夺回技术领导地位。尤其，在经历了芯片市场动荡和成本飙升的几年之后，英特尔高层对2024 年晶圆代工业务的前景抱持乐观态度。相信到2030 年之际，英特尔晶圆代工将成为全球第二大代工企业，并将受惠新一代极紫外(EUV) 曝光技术所带来的获利提升。

Patrick Gelsinger 进一步指出，英特尔晶圆代工业务目前签订的合同总价值为150 亿美元，新的成本架构和EUV 技术的优势将帮助英特尔在10 年内将产品部门的营业利益率维持在40%。 Patrick Gelsinger 也展示了英特尔代工未来的技术发展路线图。根据制程技术发展路线图，英特尔目标到intel18A 制程技术量产之际，重新成为全球第一流的晶圆代工厂，并在intel 14A 制程技术上确立领先地位。

英特尔指出，在功耗方面，目前已有的Intel 7 制程技术虽落后于竞争对手，但英特尔计划于近期的Intel 3 制程技术能与产业领先企业（台积电） 相当，同时在未来的intel 18A 制程技术上达到略好于竞争对手的水准，并于intel 14A 制程技术上确认领先优势。

至于，在电晶体密度方面，目前的intel 7 制程技术仍存在明显劣势。因此，英特尔希望藉由intel 3 制程技术缩小差距，并在intel 18A 制程技术上追上竞争者，而在intel 14A 制程技术上可获得较小的密度优势。另外，intel 7 制程技术的晶圆成本明显高于业界水准，英特尔希望透过从Intel 3 到intel 14A 的演进，逐渐达到较低的晶圆成本。同时，未来数年将见证英特尔制程技术目标市场的扩展，到intel 14A 制程技术之际，英特尔将可对外代工行动端的产品。

英特尔还强调，将逐步弥补在传统IDM 模式下对外部EDA 支持的欠缺，将设计便捷度提升到业界平均水准。此外，英特尔还将进一步扩大在2.5D / 3D 等先进封装技术上的优势。而做为针对AI 时代的系统代工厂，英特尔表示将通过多个层面的创新，使得摩尔定律继续前进。

除了芯片本身的制程技术发展，英特尔在周边支援的技术方面，也做了相关的规划。在连结介面方面，除了适用于AI 的网卡和芯片UCIe 互连之外，英特尔还将着重在矽光子技术，并丰富在PCIe、SerDes 领域的技术储备。此外，英特尔目前可透过浸没式液冷冷却1000W TDP 的芯片，目标到2030 年实现对2000W 芯片的冷却。

先进存储芯片发展，英特尔目前可通过EMIB 连接8 个HBM 堆叠，未来该能力将提升至12 个堆叠，乃至更多的技术之外，同时英特尔也在研究更新的存储芯片解决方案。最后，针对大家所关先的先进封装技术，在Foveros 3D Direct 先进封装上，英特尔目标到2027 年左右实现4 微米的连接间隙。英特尔此次还提出了更详细的玻璃基板应用时间，这项技术的运用有望于2027 年展开。